A Cp0 órajel bemenetbõl (980 kHz) a processzor saját maga állitja elõ a Cp1 és Cp2 fázisjeleket, melyek nem lapolnak át, tehát élesen két idõszeletre osztják az óraciklusokat. Ez nem csak a regiszterek írasánál hasznos, külsõ egységeknek is szükségük lehet erre, ezért két lábra ki is vannak vezetve. Az órajel generátor mûködésének lényege, hogy két ellenütemû inverterpár, melyek nagy áramot adnak (mindenhova el kell juttatni a fázisjeleket) és lassúak, mint késleltetõk használhatók fel a jelek idõbeli csúsztatgatására a lenti ábrának megfelelõen. Maga a kapcsolás nagyon egyszerû, kevés tranzisztort használ, viszont sok helyet foglal el szilíciumon, hasonlóan a buszmeghajtó áramkörökhöz.

Légyegi része a PLA, mely NOR kapukból áll, és a bemeneteit az utasitás regiszterbõl és az idõzítõtõl kapja. Kimenetei közvetlenül meghajtják a regiszterblokkot. Ezen kívül fontos feladata még az utasításhatárok megállapítása: ez a fetch jel kiadásához és a sync láb vezérlésehez szükséges, valamint az interrupt logikához is (megszakítás csak utasításhatáron). Az, hogy mikor kell új opkódot betölteni (fetch), az elõzõ opkódtól függ, mert az utasítások nagy része adott óraciklust igényel, függetlenül attól, hogy van-e BCD korrekció, vagy nincs. Kivételesek a feltételes vezérlésátadások esetei, melyekben a feltétel teljesülésétõl függõen vagy vézérlésátadás, vagy fetch következik.

• Üres utasítás, mint a NOP: beolvassa az operandusát, egy sínre kiírja, ám ekkor be is fejezi a mûködését, az eredményt “ottfelejti”. Valamely késõbbi utasítás fogja felülírni, így elvész.
• Értelmes utasítás, mely komplex is lehet, több mûveletet is elvégezhet, mint például az ANE: A = (A | #$EE) & X & #byte A beépített konstans sem garantált!
• Fagyást okozó utasítás. Ha több regiszter tartalmát ugyanarra a sínre írjuk, vagy az ALU egy menetben kiszámolt logikai függvényeibõl többet is a kimenetére kényszerítünk, akkor logikai kapuk egymás ellen dolgozhatnak, nem alakul ki éles 0 vagy 1 szint, amit ugyan a következõ kapuk elfogadnak, csinálnak belõle valamit, de mindenképpen lassabban kapcsolnak. Az elõírt idõzítések felborulnak, a processzor mûködésképtelen állapotba kerül.

Fõ feladata, hogy az utasításdekódolónak megadja azt az információt, hogy a végrehajtás alatt levõ utasítás hányadik óraciklusban jár. Az utasítások legalább 2, legfeljebb 7 óraciklus alatt futnak le, az elsõ óraciklus mindig fetch (mûveleti kód betöltése az utasításregiszterbe). Az idõzítõ vezérlõ 1-1 kimenetén adja ki 6 ciklus információját (ez közvetlenül a PLA bemeneteire jut). Az utolsó négy ciklust egy olyan shift regiszterrel oldották meg, amelyben egy végigfutó 1-es bit jelenti az információt, és RDY=0 esetben a shift regiszter 4 bites tárolóként mûködik. A regiszternek ezen kívül van egy nullázó bemenete is, melyet az utasításdekódoló vezérel.

Feladata az IRQ, NMI vonalakon érkezõ megszakításkérések fogadása, engedélyezés eldöntése, és a megfelelõ vektor által meghatározott címre történõ vezérlésátadás, amennyiben utasításhatárra ér a processzor, valamint RESET esetén a reset vektor betöltése. Mindhárom eset lényegében egy indirekt vezérlésátadás, melyhez memóriaolvasási ciklusok kellenek. IRQ es NMI eséten veremmûveletekre is szükség van, menteni kell a flag-et és az utasításszámlálót. Megszakítás elfogadásakor az interrupt logika szimulál egy BRK (szoftver megszakítás) utasítást az utasításdekódolónak, a különbözõ események között csupán annyi a különbség, hogy milyen címen van az ugrásvektor. A vektor címének beállításakor közvetlenül meghajtja a címkimeneteket, ehhez óraciklusokat "foglal le", és a belsõ READY jellel (Rdy0 a kapcsolási rajzon) várakoztatja a processzor többi részét. Ezt a többi blokk úgy észleli, mintha egy külsõ, lassú egység húzta volna le a processzor RDY lábát, plusz óraciklusokat igényelve. A három vektor, az NMI, RESET és az IRQ rendre a következõ: FFFA, FFFC, FFFE. Vektor betöltésekor tehát a felsõ 13 címbit 1, az alsó 3 pedig attól függ, milyen esemény van. Az alsó bit mindig 0, mely nem csak arra szolgál, hogy meghajtja a címkimenetet, hanem arra is, hogy jelzi, hogy interrupt végrehajtás van folyamatban. Az alábbi áramkör ezt a jelet, és annak óraciklusokkal késleltetettjeit használja fel arra, hogy óraciklusokat foglaljon le a kérés teljesítéséhez:

A fenti kapcsolásra ugyan látszólag csak az NMI-nek a Schmitt triggeres bemenete van közvetlenül rákötve, de IRQ és RESET esetében is ugyanúgy mûködik, hiszen a legalsó címbit mindhárom esetben 0, és ennek a jelnek az 1 és 2 óraciklussal késleltetett jelei meghajtják ezt a kapcsolást.

8 bites processzoron belül egy 16 bites regiszter: két 8 bites darabban valósították meg, 2 óraciklus kell az értékadáshoz. Elõnyös az olyan címzésmód, mely az úgynevezett nulláslapon dolgozik (a memória alsó 256 byte-ja), mert ekkor 1 óraciklus megtakarítható. Az utasításszámlálóval végzett leggyakoribb mûvelet a növelés ehhez külön áramkör van beépítve, így nem kell igénybe venni az ALU-t, és a növelés a processzor többi területétõl függetlenül zajlik. A tárolók olyan inverterpárok, melyek a növelõn keresztül vannak visszacsatolva: ha a carry 0, akkor az eredeti bit íródik vissza, ha 1, akkor az inverze.

• x1: írás a DATA1 sínre, ahonnan az adatlábakra és az ALU-ba kerülhet az IP egyik 8 bites fele

• x2: IP értékadás ADDR1-rõl (carry = 0 esetben)

• x3: visszacsatolás

• x4: írás ADDR1-re (ALU vagy a címkimenetek felé)

Ezekben a regiszterekben a tárolás egy fázisjellel vezérelt transzfer gate-tel megszakított, keresztbe csatolt inverterpárral valósul meg. Cp1 alatt a parazita kapacitások feltöltése, Cp2 alatt visszacsatolás, az információ tartása történik. A stack pointer annyival tud többet X-nél és Y-nál, hogy értékét a címkimenetre is lehet írni.

• x1: Stack pointer írása ADDR2-re (és onnan címkimenetre)
• x2, x5, x7: írás ADDR1-re (többi regiszter írása, vagy ALU bemenet)
• x3, x4, x6: olvasás ADDR1-rõl

Az aritmetikai és logikai egység egy nagyon kompakt kapcsolás. A regiszterblokkban helyezkedik el, ugyanazokat a belsõ síneket használja, mint a regiszterek. Két bemenõ operandusa van, a kapcsolási rajz jobb oldalán látható az az 5 transzfer gate, melyekkel kiválasztható, hogy a három sín, az egyik negáltja, valamint a 0 közül melyek kerüljenek a bemenetekre. Az ALU az aktuális utasítástól függetlenül elõállítja az összes logikai függvényt, a carry-t, az összeget. Hogy ezek közül mi kerül a kimenetre, azt a transzfer gate-ek döntik el.

• Összeadás: x12-vel jut a kimenetre, ehhez carry is kell, mely váltott logikával halad végig a 8 biten.
• Kivonás: a kivonandó inverzének hozzáadása, az alsó helyiértéken carry=1 kell.
• Összahasonlítás: kivonás, csak x12 nem nyit
• Növelés: egyik bemenet 0, összeadás carry=1 beállításával
• AND, OR, EOR: x8, x6, x9 kapcsolók
• Bitléptetés jobbra: x7-tel jut a NAND kapu kimenete az eggyel kisebb helyiérték ALU-kimenetének negált vonalára. Ehhez az kell, hogy mindkét bemenet ugyanaz legyen (azaz az operandus két sínen is rendelkezésre álljon).
• Bitléptetés balra: ez egy 2-vel való szorzás, ami összeadás két megegyezõ bemenetre.